HUAWEI prepara el chip Kirin 9050 con tecnología de apilado 3D para superar el bloqueo y potenciar la futura familia de teléfonos Mate 90.
La firma asiática HUAWEI comienza a generar un enorme ruido en la industria tecnológica alrededor de su próximo procesador estrella, ya que el esperado Kirin 9050 aparece en las nuevas filtraciones como una pieza absolutamente clave para potenciar la futura serie de teléfonos Mate 90.
El detalle más llamativo de este desarrollo no es simplemente su gran promesa de rendimiento frente a la competencia, sino la ingeniosa estrategia que la compañía asiática implementaría para lograr su objetivo comercial, recurriendo a una novedosa tecnología de apilado tridimensional para sortear hábilmente las severas restricciones que el fabricante SMIC sigue arrastrando en sus procesos de producción más avanzados.
Como es de conocimiento público en el sector, SMIC continúa operando sus fábricas sin acceso a la vital maquinaria EUV, una compleja situación geopolítica que dificulta enormemente la elaboración de componentes de cinco nanómetros a gran escala con la misma madurez técnica que ostentan rivales de la talla de TSMC o Samsung.
Aunque durante los últimos años se ha comentado muchísimo sobre los avances de los ingenieros chinos en la creación de silicios de 5 nanómetros utilizando equipamiento DUV tradicional, la dura realidad industrial demuestra que la producción comercial masiva sigue apoyándose firmemente en nodos de mayor tamaño para asegurar costos rentables y volúmenes aceptables de distribución.
Es precisamente en este complejo escenario donde entra a jugar el chip Kirin 9050, cuya brillante solución arquitectónica pasaría por aumentar drásticamente la densidad de transistores y la eficiencia energética sin depender de un salto litográfico convencional.
El reconocido analista Yu Fangbo, perteneciente a la prestigiosa firma CITIC Securities, sostiene firmemente que este procesador utilizaría una técnica de apilado 3D para sus circuitos integrados, permitiendo acomodar los componentes de forma vertical en lugar de limitarse al clásico plano horizontal para elevar la velocidad operativa sin necesitar un salto directo hacia los inalcanzables tres nanómetros.
Sumado a estas increíbles innovaciones estructurales, algunas supuestas pruebas de rendimiento filtradas en internet sitúan al futuro Kirin 9050 ligeramente por encima del poderoso chip A18 Pro de Apple, una comparación que suena fantástica para los consumidores pero que la prensa especializada recomienda tomar con bastante cautela.
Hasta el momento no se han detallado los parámetros utilizados para medir esta tremenda capacidad ni las condiciones ambientales de la prueba, desconociendo por completo el consumo energético o el vital margen térmico que maneja el componente electrónico, factores que resultan tan importantes como la potencia bruta cuando hablamos de equipos móviles que deben operar dentro de un chasis sumamente compacto sin sobrecalentarse ni agotar su batería rápidamente.
Finalmente, los informes provenientes del continente asiático también hacen mención a una innovadora tecnología de estructuración bautizada como LogicFolding Design, una base organizativa que serviría para ordenar muchísimo mejor los distintos bloques internos del procesador y facilitar enormes mejoras en sus frecuencias de reloj.
Si el gigante tecnológico HUAWEI logra trasladar exitosamente todas estas ambiciosas ideas a un producto de consumo real para el mercado masivo, este nuevo cerebro digital resultará fascinante no solo por su innegable potencia computacional, sino por representar una vía alternativa real y comprobable para seguir compitiendo al más alto nivel mientras China intenta cerrar definitivamente su gran brecha en materia de litografía avanzada.
La tecnología de apilado tridimensional, comúnmente conocida como 3D stacking en la exigente industria de los semiconductores, es un avanzado método de fabricación que permite colocar múltiples capas de circuitos integrados unas sobre otras de forma netamente vertical, conectándolas mediante minúsculas perforaciones para que funcionen armónicamente como un solo bloque unificado de silicio.
A diferencia de los diseños bidimensionales tradicionales donde los diversos componentes se distribuyen en un único plano horizontal, esta revolucionaria arquitectura vertical acorta significativamente la distancia física que deben recorrer los datos electrónicos durante las operaciones, reduciendo de manera drástica la latencia de las señales mientras se optimiza el consumo energético y se multiplica la densidad total de transistores sin requerir el uso obligatorio de inalcanzables maquinarias de litografía extrema.
