AMD inicia la producción de EPYC Venice en 2 nm para centros de datos

AMD anunció que EPYC Venice, su próxima CPU de sexta generación para servidores, comenzó su producción en Taiwán con el proceso de 2 nm de TSMC. El chip apunta a centros de datos, HPC e IA, aunque la compañía todavía no publica fichas finales por modelo, TDP, socket, caché o líneas PCIe.

EPYC Venice será fabricado con el proceso de 2 nm de TSMC

Venice es el nombre clave de la próxima generación de CPUs AMD EPYC para servidores y será fabricado con el nodo avanzado de 2 nm de TSMC. AMD afirma que es el primer producto HPC de la industria en iniciar rampa de producción con esa tecnología de fabricación.

Verano seguirá la misma ruta con énfasis en memoria

AMD también adelantó Verano, otro EPYC de sexta generación que seguirá la ruta de 2 nm de TSMC. A diferencia de Venice, la información disponible lo relaciona con rendimiento por dólar y por watt, además de innovaciones de memoria para cargas cloud e IA.

En memoria, AMD detalla el uso de LPDDR5X SOCAMM2 en servidores para reducir consumo y aumentar el ancho de banda efectivo en determinados diseños. La compañía aún no publica datos finales de núcleos, socket, TDP, caché, líneas PCIe ni arquitectura para Verano.

Las cifras adelantadas para EPYC Venice se mantienen como datos preliminares de hoja de ruta:

• 1,7x de mejora generacional de rendimiento.
• Arquitectura Zen 6.
• Hasta 256 núcleos.
• 1,6 TB/s de ancho de banda de memoria.
• 2,0x de ancho de banda entre CPU y GPU.

Fuente: AMD